IBM Power

aus Wikipedia, der freien Enzyklopädie

Die IBM Power-Architektur (ein Backronym für Performance optimized with enhanced RISC) ist der Urvater und der Großrechnerzweig der PowerPC-CPU von IBM. Sie kommt (bis POWER4+) in den iSeries, ehemals AS/400, den pSeries, ehemals RS/6000, und inzwischen mit Power5+-Prozessoren in den Systemen IBM eServer p5 und eServer i5 zum Einsatz.

Aus der ursprünglichen Power-Familie wurde zunächst der Ein-Chip-Prozessor PowerPC 601 abgewandelt, später der PowerPC 970 aus dem Power4+. Dadurch konnte die Power-Architektur leichter in den Bereichen der Workstation-Computer, in eingebetteten Systemen sowie in der Raumfahrt verwendet werden.

1993: Power2

1996: Power2 SC SuperChip: erster Power-Prozessor aus einem Chip, vorher wurden noch acht benötigt, wurde noch bis 1999 verkauft.

1998: Power3 und Power3-II 64 Bit CMOS6S2 225 mm² 225M T Prozessor

2001: Power4 180 nm 1,1-1,3 GHz Dual-Core

Computer-Revolution im Oktober 2001: Die IBM p690, genannt Regatta, realisierte erstmals auf einem Chip zwei CPU-Kerne, einen gemeinsamen L2-Cache und eine sehr schnelle Switch-Schnittstelle. Aber auch die Verbindungsschnittstellen dieser Chips waren neuartig. So wurden vier dieser Prozessorkerne auf einem gemeinsamen Multi-Chip-Modul (MCM) verbunden; IBM erreichte damit die extrem hohe Packungsdichte von acht CPUs auf einer Fläche von 90 cm². Die Regatta erreichte mit 32 CPUs eine Spitzenleistung von über 1 Mio tpm-C (März 2004). tpm-C kann man sich als Datenbank-Benchmark vorstellen.

2002 - Power4+ 130 nm 1,2-1,9 GHz Dual-Core-Prozessor 267 mm² 185M T, welcher unter anderem in den Regatta (RS/6000 oder pSeries)-Servern bis 32 CPU SMP verwendet wird.

Power5-Vier-Core-MCM (2005)

2004 - Power5 130 nm 1,5; 1,65; 1,9 GHz Dual-Core 389 mm² 276M T mit Simultaneous Multi-Threading SMT und integriertem Speichercontroller. Cache: Instruction: 64k2w-lru Data: 32k4w-lru L2: 1.92m10w-lru. in partitionierbaren pSeries und iSeries SMP-Servern von 1 bis 64 CPUs, 1 GB-2 TB Hauptspeicher und 5-240 PCI-X-Slots. Ein Multi-Chip-Module mit vier CPU-Chips (also acht Kernen) und vier 36 MB L3-Cache-Chips besteht aus 89 Metallagen mit insgesamt 5.370 I/O-Pins, von denen 2.313 Signalpins sind und 3.057 für die Energiezufuhr benötigt werden.

Power5 ist die Weiterentwicklung von Power4. Zusätzlich zur Power4-Architektur befindet sich auf dem Chip das L3-Directory und der Memory-Controller, dazu kommt eine höhere Taktung. Power5 ist bis zu dreimal leistungsfähiger als Power4. IBM behauptet, dass dieses für die derzeit beste Skalierbarkeit (linear bis 64 Wege) aller am Markt angebotenen Server sorgt. Dieses ist glaubwürdig, weil weder Dell, SUN oder HP derzeit in der Lage sind, leistungsfähigere/schnellere Systeme als die IBM-Power4-basierten Server zu bieten, die zum Beispiel bereits 50 % geringeren Strombedarf als ihre Wettbewerbssysteme aufweisen. Technisch gesehen spielen Power5-Systeme zur Zeit in einer eigenen Liga, insbesondere in der ausgereiften Mainframe-Flexibilität (granulare Virtualisierung und automatische Lastverteilung im laufenden Betrieb zwischen den Partitionen im Bereich von einem hundertstel einer CPU, und das passiert im Millisekundenbereich).

Power5+-Dual-Core-Module 1,9 GHz (2006)

4. Oktober 2005: Ankündigung Power5+ 90 nm Quad-Core

2007: Power6 Der Power6-Prozessor wird im 65-nm-Verfahren gefertigt und hat eine Die-Fläche von 340 mm². Auf dieser Fläche sind insgesamt 750 Millionen Transistoren. Das meiste der Fläche wird vom 8 MByte fassenden L2-Cache belegt, wovon jedem Core die Hälfte, also 4 MB, zugeteilt werden. Die Größe des L1-Chaches ist 64 kByte. Der externe L3-Cache in der Größe von 32 MByte ist mit einer Bandbreite von 80 GByte/s ansprechbar.

Die IBM sieht diesen Prozessor im Bereich von Enterprise-Datenbanken (z.B. IBM System p und IBM System i), sowie High-Performance-Rechnern, wie sie im Flugzeugbau und bei Crash-Simulationen im Automobilbau benötigt werden.

Der Power7 soll im Jahre 2010 auf den Markt kommen und dabei aus 8 Kernen bestehen. Zusätzlich soll es möglich sein, zwei Prozessoren zu einem Dual-Chip-Prozessoren zu verbauen, so dass zwei Prozessoren in einen Sockel passen. Der Power7 wird in 45nm gefertigt und wird mit Taktfrequenzen von ca. 4GHz erhältlich sein. ^[1]

[Bearbeiten] Weblinks

• Timo Schöler (2006): Nahaufnahme: IBM Power (PDF, 404 KByte), Entwicklungen von IBMs Power-CPUs der letzten Jahre im Überblick, detaillierte Darstellung der in der Power5(+)-CPU genutzten Technologien

Dieser Artikel oder Abschnitt besteht hauptsächlich aus Listen, an deren Stelle besser Fließtext stehen sollte.

[Bearbeiten] Einzelnachweise

1. ↑ Artikel bei computerbase.de